一、并行级联扩展汉明码的研究（论文文献综述）
苑博[1]（2021）在《S波段卫星测控系统TPC编译码器研究与FPGA实现》文中提出信道编码作为一种应用在信号传输时的差错控制技术,是卫星通信系统不可或缺的重要环节,Turbo乘积码（Turbo Product Code,TPC）作为一种向前纠错的信道编码类型,具有编码结构简单、译码复杂度较低、差错控制性能强等特点,广泛应用于各种通信场景,如何保持优异的差错控制性能的同时降低复杂度、提高译码吞吐率是研究人员努力的方向。该文通过对Chase-Pyndiah算法的改进,基于现场可编程逻辑门阵列（Field Programmable Gate Array,FPGA）平台实现了应用于S波段卫星测控系统的低资源占用、高吞吐率的TPC编码器和译码器。首先,完成了测控设备板卡的硬件设计,为TPC编码器和译码器提供了硬件平台。针对技术协议中的信号码速率、带宽、频率、误码率等参数指标的要求,提出了2种卫星测控设备板卡硬件架构,经从性能、功耗、成本等方面进行分析、比较后,选择了零中频式架构,并分别对架构中的Compact PCI Express接口电路、双倍速率同步动态随机存储器（Double Data Rate SDRAM,DDR）电路、AD9361外围电路以及FPGA外围电路等部分进行了设计。其次,完成了TPC编码器和译码器的结构设计。通过分析TPC的编码结构以及常用的几种分量码,选择了（64,57）扩展汉明码作为TPC的分量码。分析了TPC的硬判决译码算法和软判决译码算法,比较了迭代软判决译码的串行结构和并行结构,结合影响迭代译码的几个因素,提出了一种动态调整迭代次数的TPC译码器结构。最后,在Vivado开发环境中基于Verilog语言设计了TPC编码器和译码器的FPGA逻辑软件,并在仿真环境Vivado Simulator中分别对编码器和译码器进行功能验证。在40MHz时钟频率下实现了编码速率40Mbps的TPC编码器,TPC译码器在200MHz时钟频率下实现了随信道信噪比变化的24.85Mbps～40.12Mbps译码速率,在技术协议要求的Eb/N0=12d B条件下,译码速率为40.12Mbps。最终使用设计的卫星测控设备板卡上进行了硬件平台上的验证,经测试2小时未发现误码,满足了技术要求指标。
李润东[2]（2021）在《基于深度学习的通信信号智能盲检测与识别技术研究》文中研究指明非合作接收条件下的通信信号检测、调制识别、辐射源个体识别等盲检测与识别处理,是开展无线电频谱监测和战场通信侦察对抗的重要基础。然而,受限于非合作接收时强干扰和快变化的恶劣电磁环境、复杂多样的通信信号体制、无法全面掌握信号先验信息等不利因素影响,通信信号盲检测与识别是一项极具挑战性的研究课题。本文在全面梳理基于专家经验特征的传统盲检测与识别方法的基础上,针对其特征提取依赖人工经验的主要问题,基于深度学习的特征自主学习框架,提出了通信信号智能检测、智能调制识别、智能辐射源个体识别等智能盲检测与识别方法。通过仿真和实测数据验证了算法有效性,并设计实现工程系统,验证了算法和系统对于实际通信信号的检测与识别效能。本文的主要工作和贡献包括:1、在通信信号宽带检测方面,针对传统检测方法信号参数获取不完整和易受噪声影响的问题,提出了基于YOLOv3（You Only Look Once v3）目标检测网络优化改进的智能宽带检测方法,从宽带时频图中完成了高效准确的信号盲检测。首先,采用小样本量信号自动标注构建宽带时频图数据集,解决了海量样本标注难题;其次,根据通信信号时频特性自适应设置先验锚框,保证了网络对通信信号的适应性与高效检测能力;最后,针对原有网络训练和推断时数据分布不一致所导致的检测精度低问题,采用CIOU（Complete-Intersection Over Union）算法改进训练代价函数,利用DIOU（Distance-Intersection Over Union）算法改进推断时的非极大值抑制准则,在提高训练速度的同时达到了较高的检测精度。2、在窄带突发通信信号体制识别方面,针对深度学习方法难以区分时频特征相近信号、模板匹配方法需要先验规格且计算量大的问题,提出了将深度学习时频图识别与前导码滑动相关频谱峰值检测进行级联融合的智能窄带突发信号识别方法,实现了精确的信号体制识别和参数估计。首先,设计了时频多维参数偏移算法来增强训练数据集,降低了数据收集难度且提升了训练数据的全面性和多样性;然后,引入改进的深度残差注意力网络,提取了重点时频特征进行体制初步识别,再基于信号与前导码滑动相关后的频谱峰值检测结果,对不可分信号进行细化判证,实现了对窄带突发信号体制类型、载频、突发时刻等参数的精确获取。3、在通信信号调制识别方面,针对传统识别方法依赖专家经验和信号条件的问题,提出了基于降噪循环谱与稀疏滤波卷积网络的智能调制识别方法,实现了模拟调制和低阶数字调制信号的鲁棒识别。首先,对信号循环谱进行低秩表示降噪处理,净化数据以降低网络训练难度;其次,设计了一种新型的稀疏滤波准则对网络进行逐层无监督预训练,有效挖掘了循环谱的稀疏特性,利用小规模卷积网络即可实现鲁棒可靠的调制识别。更进一步,为适应对高阶数字调制信号的识别,提出了一种基于新型深度几何卷积网络的智能调制识别方法,设计了具备多尺度和多方向特性的几何滤波器,从信号的魏格纳-威利分布映射图中学习更具有分辨力的多尺度和多方向几何特征,提高了调制识别的准确率和鲁棒性。4、在通信信号调制编码联合识别方面,为了能以端到端的方式同时识别信号的调制方式和信道编码类型,研究探索了一种基于深度注意力门控卷积网络的智能调制编码联合识别方法,实现了多类型调制编码信号的有效识别。首先,为避免时频图变换带来的高计算复杂度,针对一维原始波形数据,设计了一维卷积层来提取调制结构特征;其次,利用门控循环模块提取信号时序监督特征,并设计“显着”注意力机制对时序特征开展注意力变换以增强特征提取与识别效能。5、在通信辐射源个体识别方面,针对传统识别方法难以全面表征辐射源本质特性、易受信号与目标变化影响的缺点,提出了基于多域特征融合学习的智能辐射源个体识别方法,在多目标辐射源集合上达到了较好的识别效果。首先,对接收信号进行精确的参数“校准”预处理以去除信号中的不稳定因素,再对校准后信号进行高精度星座矢量图映射以表征辐射源发射机的联合畸变特性;其次,设计了新型一维复数密集连接卷积网络、引入了具有高层特征全局注意力机制的新型Bo TNet（Bottleneck Transformer Networks）模型,分别对波形与频谱、波形与星座矢量图数据开展高效的复杂多域特征提取;最后,设计了三种融合策略对多域特征进行融合学习,提取了更全面完整的个体特征。同时,还研究了基于迁移学习的新辐射源目标集识别网络设计和训练方法,有效利用了大样本训练得到的基础模型的先验知识,实现了小样本条件下新辐射源目标的准确识别。6、在工程实现方面,设计构建了通信信号智能检测识别系统,对本文提出的各类通信信号智能检测与识别方法开展转化与集成,解决了快速并行信道化与深度学习推断加速等工程实现关键问题,对实际短波、卫星、超短波等通信信号实现了高性能的盲信号检测、调制识别和辐射源个体识别。
黄建洪[3]（2021）在《基于QCA的汉明码通信电路设计》文中指出近年来,集成电路制造工艺的水平正在不断地提升,基于互补金属氧化物半导体（Complementary Metal-Oxide-Semiconductor,CMOS）的技术正在逐步接近它的物理极限,诸如量子效应、漏电流效应和功率耗散等问题变得越发突出,这些二级效应严重影响了集成电路的进一步发展。为了继续缩小电路和提高微处理器的性能,CMOS的替代品必不可少。量子点元胞自动机（Quantum-dot cellular automata,QCA）是一个具有设计新硬件组件潜力的研究课题,它具有纳米尺寸,超低功耗和高时钟率,展现出了良好的发展前景。通信系统是电信领域的一个热门研究方向,利用QCA实现纳米通信网络在应用领域具有广阔的前景。为了纳米计算机的进一步发展,纳米通信电路应该具备检测和纠正错误的能力。汉明码在通信电路的错误检测和校正中起着重要的作用,它通过在传输的信息流中插入监督位可以检测并纠正单一比特误码。本文通过探究得到了新型高效的QCA二进制译码器设计方法,它作为汉明译码器的查找表具有结构简单,响应快速的优点。基于提出的二进制译码器,本文用QCA实现了（7,4）和（15,11）汉明码的编译码器电路,它通过在要传输的信息流中插入校验位,不仅可以检验数据是否有效,还能够在一位数据位出现错误的情况下指出错码的位置并进行纠正。综合来看,本文提出的设计对于用QCA实现纳米通信具有启发意义,对通信电路的检测和校正起着重要的作用,同时QCA中通信架构的发展对于巩固QCA这种新兴的纳米技术作为可能的CMOS器件的替代品至关重要。
旷嵩[4]（2021）在《新型非易失性存储器检错纠错电路设计》文中研究说明随着现代社会进入大数据和物联网时代,计算机和服务器处理的数据量呈现快速增长的趋势,在设备中广泛应用的半导体存储器也面临着多元化的发展新机遇。新型非易失性存储器（常见的有磁性存储器MRAM、铁电存储器、相变存储器）由于其非易失性的特点,对它们的开发研究和应用有望成为将来存储器行业的主导方向。当新型存储器被应用到计算机或服务器中时,由于器件本身可靠性因素,或者是受外界辐射影响等原因,可能会发生不稳定的存储位错误的问题。而检错纠错电路恰好就是应用于这种场景的存储器组件,它作为一种纠错逻辑被集成到存储器控制器的内部中,能够有效对发生的软错误现象进行纠正,从而提升存储器的可靠性,并进一步减少计算机和服务器出错的概率。因此,研究适用于新型非易失性存储器的检错纠错电路有着重大的实际意义和工程作用。本文以教研室的项目《LPDDR MRAM控制器的设计》为载体,研究适用于磁性存储器MRAM器件的检错纠错电路和纠错码原理,主要包括以下内容:1、对目前研究比较热门的几类新型非易失性存储器做了简单的介绍,包括磁性存储器MRAM、铁电存储器FRAM和相变存储器PRAM,主要介绍了它们的历史发展过程、器件结构模型、存储工作原理、优良特性和商业化应用前景。2、分析了存储器对检错纠错电路的需求,对基于三种纠错码的检错纠错电路展开了研究,包括分析这几种纠错码的检错纠错原理,设计了基于汉明码和BCH码的编码器和解码器电路,并且对其展开功能仿真和验证工作。还设计了基于汉明码的纠一检二的参数化模板,包括了其中编码器参数化模板和解码器参数化模板,使得只需要调整其中的几个参数便可以快速生成具有SEC-DED功能的汉明码检错纠错电路。3、研究了MRAM控制器的关键技术,包括控制器的总体架构、各种操作的时序图,之后规划和设计了整体架构,再对控制器包含的几个子功能模块进行设计,比如命令处理模块、数据处理模块,并且对各子模块和整个控制器进行了功能验证。此外,还根据本文介绍的汉明码纠错码,在MRAM控制器中实现了具有检错纠错电路的功能模块,并且对其进行了功能验证,从而增强了MRAM存储器的数据可靠性。
窦欣[5]（2020）在《光通信中空间耦合码的设计与译码算法研究》文中认为近年来,随着信息量呈指数爆炸性增长,高速率大容量的光通信得到了越来越多的关注和应用。同电波通信,光通信也分为有线和无线两种。在有线接入方面,光传输网络正朝向诸如400 Gb/s的速率迈进;在无线接入方面,传统电波通信正陷入频谱短缺的窘境,而无线光通信因其传输容量大、组网灵活、保密性好等优势而受到广泛关注。面对高速率大容量的光通信,为保证光链路的可靠传输,业界一直在寻找逼近信道容量的编码方式。空间耦合码是现有编码方式的扩展,其编码思想组合了分组编码和递归卷积编码。渐近容量可达的特性使得空间耦合码成为未来光通信具有竞争力的候选编码方案。作为空间耦合码的一种,staircase码因其优异的性能现已入选光通信标准。本论文面向光通信,对空间耦合码的设计与译码算法进行了研究,具体工作总结如下:1.研究了无线光通信系统中的信道环境,给出了无线光通信的常用信道模型及调制技术,对具有普适性的Gamma-Gamma模型及OOK和PPM调制进行了实现,搭建了无线光通信系统的仿真平台。2.对于已作为光通信标准的staircase码,重点研究了其译码算法。首先综述了多种硬判决译码算法,并从信息交换及复杂度等方面进行了比较。仿真结果说明了不同算法的性能差异以及staircase码与乘积码的性能差异。相比于乘积码,采用相同分量码的staircase码可以获得更优的性能。为进一步提高staircase码的译码性能,提出了一种基于软判决的滑窗译码算法。以一定的复杂度增加为代价,该算法可以获得0.3 d B～2 d B的性能增益。同时为适应信道条件的变化,并降低软判决译码的复杂度,又设计了一种自适应软判决译码算法。最后,面向突发删除场景,研究了乘积码的性能,并对staircase码在突发删除场景中的应用进行了初步分析。3.为保证无线光链路的可靠传输,研究了两类空间耦合码在无线光通信系统中的性能。首先给出了BMST编码OOK及PPM调制下无线光通信系统的性能。接着,针对无线光通信,设计了一种braided自正交码,并提出了一种迭代双滑窗译码算法,即braided自正交码采用迭代滑窗译码算法,同时分量自正交码也采用滑窗BP算法进行译码。该译码策略可以有效地降低译码时延及译码复杂度。仿真结果表明,在braided自正交码编码PPM调制的无线光通信系统中,braided自正交码可以很好地对抗湍流效应,这将会为braided自正交码在无线光通信中的应用奠定良好的基础。
王钰炜[6]（2020）在《面向多模终端的通用译码器架构设计》文中认为5G移动通信系统采用LDPC码和极化码为增强移动宽带场景中数据信道和控制信道的纠错编码方案,同时3G和4G则采用Turbo码为主要的信道编码方案,对于多模移动终端基带处理器,需要同时支持以上三种码型。而这三种码型的主流译码算法各不相同,采用独立硬核会大幅增加芯片成本及功耗。因此,本文针对4G及5G中的Turbo码、LDPC码和极化码,从顶层算法的角度研究通用译码器架构。本文首先将Turbo码和极化码采用稀疏二分图表示,视为类LDPC码,都采用LDPC BP算法进行译码。针对极化码在进行LDPC-like BP译码时性能恶化的问题,提出了LDPC-like BPL算法,与传统的BP和SC译码算法相比,具有更优的误码性能和更低的译码时延及计算复杂度。基于上面的研究,给出了一种基于稀疏二分图的通用译码器架构,LDPC码采用层级BP译码,Turbo码采用BP译码,极化码采用LDPC-like BPL译码,该译码器实现了误码性能、译码时延和计算复杂度三者的折中。由于三种码型构造上的差异性,前述通用译码器架构并未考虑Turbo码和极化码二分图中短环对BP译码性能的影响。本文进一步研究了基于有环图的通用译码器架构。在分别统计并分析极化码和Turbo码二分图中4环、6环和8环数量的基础上,发现极化码的二分图并不含有4环,而Turbo码二分图中存在大量的4环。因此在前述通用译码器架构下Turbo码性能恶化较为严重,通过分析Turbo码二分图中4环的分布,给出了一种基于扩展校验矩阵消除4环的方法,在不破坏原有译码架构的基础之上,与BP算法相比在误块率为10-3时获得0.3d B的增益,同时降低了近一半的计算复杂度,并具有更低的译码时延。
田慧[7]（2019）在《无线遥测系统中TPC编译码研究与实现》文中进行了进一步梳理遥测系统在我国兵器国防发展中具有非常重要的地位,遥测设备主要包括弹载遥测单元与接收设备。小体积和低功耗是目前弹载遥测单元的发展方向。此外随着遥测距离的增加,为了保证信息保密性和提高抗干扰性,通常引入信道编码技术,TPC码是其中较为经济高效的一种编码方式。本文首先介绍了遥测系统与TPC信道编码的发展历史和研究概况,阐述了TPC信道编译码的编码结构与常用译码算法的基本原理。接下来对编码方式与传统软判决译码算法中复杂度与运算量较大的部分如欧式距离计算、校验子计算、求解最优码字、确定不可靠位的方式进行改进,之后分析了影响TPC译码性能的一些参数,根据仿真结果确定本文编译码器硬件实现的具体参数值。然后给出编译码系统FPGA实现的设计方案,编码以（64,57,4）×（64,57,4）扩展汉明码作为子码并行编码,译码算法为改进型ChaseⅡ软输入软输出算法,在集成软件环境中完成FPGA硬件代码的实现与各核心模块的功能仿真,改进后的TPC并行编码结构时延降低,改进后的译码算法复杂度与占用资源降低,并与理论编译码结果对比正确。最后给出了编、译码系统在硬件上的测试结果。测试结果表明,编译码效果良好,同时,与成型的专用译码芯片相比,使用可编程逻辑封装器件实现TPC编译码具有更高的体积性能比与灵活性。
赵熙唯[8]（2020）在《基于深度神经网络的低密度奇偶校验码译码器研究与设计》文中研究指明近年来,随着计算机并行处理能力的增长与人工智能技术的发展,深度神经网络的相关研究不断深入,并被广泛应用于众多领域。下一代移动通信技术与深度神经网络结合也已成为研究热点,技术趋势之一是利用深度神经网络解决复杂环境下信道译码器的性能难以提升的问题。本文围绕这一问题,聚焦于多种信道环境下的低密度奇偶校验码译码器设计,并取得了如下研究成果。（1）考虑加性高斯白噪声信道及短码情况,结合不同深度神经网络的结构特性,设计了三种全神经网络实现的信道译码器,分别基于多层感知机,卷积神经网络和长短期记忆网络。仿真结果表面,相比于其他两种译码器,卷积神经网络译码器具有更好的译码性能和更高的网络训练效率。（2）考虑相关高斯噪声信道及中长码情况,为克服该环境导致的传统置信传播（Belief Propagation,简称BP）译码器性能衰减和全神经网络译码器实现复杂度高的问题,提出了基于门控卷积神经网络与置信传播级联迭代的新型信道译码器。门控卷积神经网络实现了对相关噪声的估计,从而可以有效的克服噪声相关性造成的BP译码器性能衰减问题。仿真结果表明,在码长576比特情况下,所提出的译码器相比传统BP译码器具有更低的误码率,性能增益最大可达4d B。（3）考虑具有相关性的瑞利快衰落及具有相关性的加性高斯噪声信道环境,提出了基于双卷积神经网络与置信传播级联非迭代的信道译码器。该译码器利用两个卷积神经网络,分别用于快衰落信道增益估计和相关噪声估计。仿真结果表明,所提出的译码器结构相比传统的BP译码器能获得更低的误码率,性能增益最大可达7d B。最后,本文对全部工作做个总结同时分析了不足之处,并对以后的工作进行了展望。
王涛[9]（2019）在《校验级联极化码及其构造》文中研究指明极化码（Polar Codes）是一类被理论证明在二元输入无记忆对称信道中,可达信道容量的编码方案,已被采纳为5G控制信道编码标准。尽管极化码的纠错性能随着码长趋于无穷大可达香农限,但是在中短码长下,非级联极化码的纠错性能不佳。为了提升中短码长极化码的纠错性能,本文提出了校验级联（ParityCheck-Concatenated,PCC）极化码,并针对校验级联极化码的构造与应用问题展开研究:1)首先提出了极化码的一种高效、可构造的级联编码方案--校验级联极化码,用于提升中短码长极化码的纠错性能。校验级联极化码的外码采用奇/偶校验码,内码采用极化码,接收端采用校验辅助的连续消除列表（Successive Cancellation List,SCL）译码算法实现内/外码比特的联合判决。本文给出了校验级联极化码的最小码间距性质,并提出了校验级联极化码的两类简单的、启发式构造算法。仿真结果表明,校验级联极化码的纠错性能优于非级联极化码、循环冗余校验（Cyclic Redundancy Check,CRC）级联极化码,且在短码长、低码率下,该性能增益更为显着。2)提出了码字簇成对错误概率（Cluster Pairwise Error Probability,CPEP）用于分析SCL译码过程中正确路径的消失特性,并采用CPEP作为优化准则,提出校验级联极化码的优化构造方法。当SCL译码列表大小L取值有限或较小时,正确路径在SCL译码的比特判决过程中更容易从列表中被淘汰,这类译码错误被称为消失错误。为了降低SCL译码的消失错误,我们首先利用CPEP对列表中正确路径相比错误路径的“竞争力”进行建模;其次,采用CPEP作为度量准则,以降低SCL译码消失错误为目标,建立了校验级联极化码的优化构造模型。仿真结果表明,采用CPEP构造的校验级联极化码相比传统的随机构造、启发式构造具有更优的纠错性能。3)提出了校验级联极化码的一种简化结构--重复级联极化码,用于降低校验级联极化码外编码器的实现复杂度和编、译码运算复杂度。在重复级联极化码中,每个校验比特仅重复一个信息比特,构成一个简单的二重复码。该简化结构使得外码编码和比特判决中,重复比特可直接被赋值为对应的信息比特,而不需要额外的移位操作和异或（exclusive OR,XOR）运算。在码构造中,我们利用CPEP优化构造重复关系,相比构造校验关系更为简单。仿真结果表明,CPEP构造的重复级联极化码即使采用少量的重复比特也可接近“全校验”形式下的校验级联极化码的纠错性能。4)研究了校验级联极化码在增量冗余混合自动重传请求（Incremental Redundancy Hybrid Automatic Repeat reQuest,IR-HARQ）系统中的应用,提出了两种基于非灾难性打孔的IR-HARQ传输方案的构造方法,用于提升系统吞吐率性能。在所提方法中,我们考虑了极化码打孔模式对信息比特信道容量的影响,并证明在所构造的IR-HARQ传输方案中,具有链式包含关系的打孔模式不会将信息比特信道的容量降低为0,因此可避免传输过程中灾难性的性能损失。仿真结果表明,所构造的传输方案相比现有方案具有更高的吞吐率、更低的构造复杂度等优势。综上,在本论文中,我们首先提出了校验级联极化码及其CPEP优化构造方法,用于提升中短码长极化码的纠错性能;其次,提出了校验级联极化码的简化结构--重复级联极化码;最后,我们研究了校验级联极化码在IR-HARQ传输中的应用,提出两种基于非灾难性打孔的构造方法,用于提升系统的吞吐率性能。
翟璐奇[10]（2019）在《TPC编译码算法的研究与FPGA实现》文中研究表明通信系统的优化与生活息息相关,其中信道编码在改善通信质量方面一直有着不错的效果,Turbo乘积码（TPC）是一种性能优异的前向纠错码,它具有编码结构简单,译码复杂度相对较低,以及迭代译码收敛速度快的特点。所以,Turbo乘积码被提出之后,就迅速被广泛采纳,目前国内外针对TPC编译码算法的研究已经取得了很多成果。本文首先在理论层面介绍了编码理论基础,探讨了目前的二维和三维的编码结构,并且对其子码进行分析比较。然后,系统阐述了译码理论,分析比较了硬判决、软判决译码的优缺点,主要对译码性能更好的软判决译码算法展开研究。针对已有译码器译码复杂度大和延时高的问题,在传统Chase-II串行迭代译码算法的基础上做了一定调整。MATLAB仿真结果表明,改进算法在误码率为时性能损失在0.5dB以内。为了能够实现高速译码,借助FPGA平台,对行列分量码同为（64,57,4）的扩展汉明码的二维TPC,进行译码器硬件设计。选用Xilinx公司的xc7k410t系列芯片,模块化的实现改进Chase串行迭代译码算法的各个步骤,通过行为级仿真验证设计电路的正确性。利用Modelsim和ISE的联合仿真,分析定点量化后的译码器的整体性能,达到了与MATLAB译码仿真一样的效果,在信噪比为4.5dB时,误码率能够达到10-6量级。依托于VPX架构,对本文设计的译码子卡进行联合测试,当工作时钟在200MHz时,最高达到26.14Mbps的译码率。结果表明,本文采用的改进算法和相应译码器设计能够满足实际工程需求。
二、并行级联扩展汉明码的研究（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、并行级联扩展汉明码的研究（论文提纲范文）
（1）S波段卫星测控系统TPC编译码器研究与FPGA实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题背景及研究意义 |
| 1.2 国内外研究现状 |
| 1.2.1 硬判决译码研究现状 |
| 1.2.2 软判决译码研究现状 |
| 1.3 研究内容与章节安排 |
| 第2章 系统架构及硬件设计 |
| 2.1 S波段卫星测控系统概述 |
| 2.2 板卡架构设计 |
| 2.2.1 数字中频式架构 |
| 2.2.2 零中频式架构 |
| 2.2.3 方案分析 |
| 2.3 硬件电路设计 |
| 2.3.1 Compact PCI Express接口电路设计 |
| 2.3.2 DDR模块设计 |
| 2.3.3 AD9361外围电路设计 |
| 2.3.4 FPGA外围电路设计 |
| 2.4 本章小结 |
| 第3章 TPC编码及译码算法 |
| 3.1 TPC编码原理 |
| 3.1.1 TPC的编码结构 |
| 3.1.2 分量码的选取 |
| 3.2 TPC译码原理 |
| 3.2.1 硬判决译码 |
| 3.2.2 软判决译码 |
| 3.2.3 软判决译码的迭代结构 |
| 3.3 Chase-Pyndiah迭代译码的改进 |
| 3.3.1 对译码算法的简化 |
| 3.3.2 对译码器实现的改进 |
| 3.4 影响Chase-Pyndiah算法性能的因素 |
| 3.5 本章小结 |
| 第4章 FPGA实现及验证 |
| 4.1 TPC编码器实现 |
| 4.1.1 TPC编码器总体设计 |
| 4.1.2 分量码编码器设计 |
| 4.1.3 行列交织器设计 |
| 4.1.4 组帧模块 |
| 4.1.5 总体仿真 |
| 4.2 TPC译码器实现 |
| 4.2.1 TPC译码器总体设计 |
| 4.2.2 输入缓存模块设计 |
| 4.2.3 不可靠位计算模块设计 |
| 4.2.4 候选码字生成模块设计 |
| 4.2.5 外信息计算模块设计 |
| 4.2.6 迭代控制模块设计 |
| 4.2.7 行列交织器模块设计 |
| 4.2.8 总体仿真 |
| 4.3 硬件平台验证 |
| 4.3.1 验证平台的搭建 |
| 4.3.2 功能验证 |
| 4.4 系统性能总结 |
| 4.5 本章小结 |
| 结论 |
| 参考文献 |
| 攻读硕士学位期间承担的科研任务与主要成果 |
| 致谢 |
（2）基于深度学习的通信信号智能盲检测与识别技术研究（论文提纲范文）
| 摘要 |
| abstract |
| 缩略词表 |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 研究历史与现状 |
| 1.2.1 通信信号检测方法研究现状 |
| 1.2.2 通信信号调制识别方法研究现状 |
| 1.2.3 通信信号辐射源个体识别方法研究现状 |
| 1.3 存在的问题挑战与研究思路 |
| 1.4 论文的结构安排与主要工作 |
| 第二章 深度学习理论基础 |
| 2.1 引言 |
| 2.2 深度学习概述 |
| 2.2.1 发展历程 |
| 2.2.2 从浅层到深度学习 |
| 2.3 典型深度学习网络 |
| 2.3.1 卷积神经网络 |
| 2.3.2 循环神经网络 |
| 2.4 深度学习应用于通信信号智能盲检测与识别的思考 |
| 2.5 本章小结 |
| 第三章 基于深度学习的通信信号智能检测方法 |
| 3.1 引言 |
| 3.2 基于自适应频谱噪底抵消的能量检测方法 |
| 3.2.1 宽带频谱估计 |
| 3.2.2 自适应噪底估计 |
| 3.2.3 噪底抵消和信号检测 |
| 3.3 基于目标检测网络的通信信号智能宽带检测方法 |
| 3.3.1 宽带时频图数据集标注与构建 |
| 3.3.2 ISD-ODN智能宽带检测网络 |
| 3.3.3 算法流程总结 |
| 3.3.4 实验结果与分析 |
| 3.4 基于级联分类树的智能窄带突发信号识别方法 |
| 3.4.1 双滑动窗突发信号检测 |
| 3.4.2 窄带时频图数据增强 |
| 3.4.3 深度残差注意力信号识别网络 |
| 3.4.4 基于前导码滑动相关频谱峰值检测的信号识别 |
| 3.4.5 算法流程总结 |
| 3.4.6 实验结果与分析 |
| 3.5 本章小结 |
| 第四章 基于深度学习的通信信号智能调制识别方法 |
| 4.1 引言 |
| 4.2 基于专家经验特征的调制识别方法 |
| 4.2.1 信号参数统计特征 |
| 4.2.2 高阶统计量特征 |
| 4.2.3 循环平稳特征 |
| 4.2.4 基于特征分类的调制识别 |
| 4.3 基于降噪循环谱与稀疏滤波卷积网络的智能调制识别方法 |
| 4.3.1 二维循环谱变换 |
| 4.3.2 低秩表示降噪 |
| 4.3.3 稀疏滤波卷积网络 |
| 4.3.4 算法流程总结 |
| 4.3.5 实验结果与分析 |
| 4.4 基于魏格纳-威利分布与深度几何卷积网络的智能调制识别方法 |
| 4.4.1 魏格纳-威利分布映射 |
| 4.4.2 维度不可分的几何滤波器 |
| 4.4.3 深度几何卷积网络 |
| 4.4.4 算法流程总结 |
| 4.4.5 实验结果与分析 |
| 4.5 基于深度注意力门控卷积网络的智能调制编码联合识别方法 |
| 4.5.1 一维卷积模块 |
| 4.5.2 注意力机制门控循环模块 |
| 4.5.3 深度注意力门控卷积网络 |
| 4.5.4 算法流程总结 |
| 4.5.5 实验结果与分析 |
| 4.6 本章小结 |
| 第五章 基于深度学习的智能通信辐射源个体识别方法 |
| 5.1 引言 |
| 5.2 基于专家经验特征的辐射源个体识别方法 |
| 5.2.1 信号参数统计特征 |
| 5.2.2 信号变换域统计特征 |
| 5.2.3 机理模型特征 |
| 5.2.4 辐射源特征降维和分类器 |
| 5.3 基于时域与频域特征融合学习的智能辐射源个体识别方法 |
| 5.3.1 信号精细预处理及表示 |
| 5.3.2 IRI-TFF多域特征融合识别网络 |
| 5.3.3 算法流程总结 |
| 5.3.4 实验结果与分析 |
| 5.4 基于波形与星座矢量图特征融合学习的智能辐射源个体识别方法 |
| 5.4.1 信号精细预处理及表示 |
| 5.4.2 IRI-WCF多域特征融合识别网络 |
| 5.4.3 基于迁移学习的小样本新目标SEI方法 |
| 5.4.4 算法流程总结 |
| 5.4.5 实验结果与分析 |
| 5.5 本章小结 |
| 第六章 通信信号智能检测识别系统及实验结果 |
| 6.1 引言 |
| 6.2 系统组成和关键技术 |
| 6.2.1 系统框架和组成 |
| 6.2.2 系统实现关键技术 |
| 6.3 实验验证与分析 |
| 6.3.1 实际短波信号智能检测实验 |
| 6.3.2 实际卫星信号智能调制识别实验 |
| 6.3.3 实际超短波信号智能辐射源个体识别实验 |
| 6.4 本章小结 |
| 第七章 全文总结与展望 |
| 7.1 论文主要贡献 |
| 7.2 后续工作展望 |
| 致谢 |
| 参考文献 |
| 攻读博士学位期间取得的成果 |
（3）基于QCA的汉明码通信电路设计（论文提纲范文）
| 致谢 |
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 课题研究背景 |
| 1.2 研究进展 |
| 1.3 研究内容及章节安排 |
| 第二章 QCA基础知识 |
| 2.1 QCA元胞 |
| 2.1.1 标准元胞 |
| 2.1.2 旋转元胞 |
| 2.2 QCA基本元件 |
| 2.2.1 传输线 |
| 2.2.2 反相器 |
| 2.2.3 三输入择多门 |
| 2.2.4 五输入择多门 |
| 2.3 QCA时钟 |
| 2.4 QCA交叉结构 |
| 2.4.1 共面交叉 |
| 2.4.2 异面交叉 |
| 2.5 QCA元胞数学模型 |
| 2.5.1 哈密尔顿函数模型 |
| 2.5.2 元胞间响应函数 |
| 2.5.3 双稳态模型 |
| 2.6 QCA电路评估方法 |
| 2.6.1 硬件复杂度 |
| 2.6.2 成本函数 |
| 2.6.3 能量耗散 |
| 2.7 本章小结 |
| 第三章 QCA二进制译码器的设计 |
| 3.1 QCA二进制译码器架构 |
| 3.1.1 2-4 译码器 |
| 3.1.2 3-8 译码器 |
| 3.2 新型二进制译码器的设计 |
| 3.3 新型二进制译码器的分析 |
| 3.3.1 性能分析 |
| 3.3.2 功耗分析 |
| 3.4 本章小结 |
| 第四章 QCA汉明码通信电路设计 |
| 4.1 检错和纠错编码 |
| 4.1.1 纠错编码的基本原理 |
| 4.1.2 奇偶监督码 |
| 4.2 QCA汉明码通信电路 |
| 4.2.1 汉明编码原理 |
| 4.2.2 QCA汉明编码器的实现 |
| 4.2.3 QCA汉明译码器的实现 |
| 4.2.4 QCA汉明码功能验证 |
| 4.2.5 QCA汉明码的扩展 |
| 4.2.6 汉明码通信电路 |
| 4.2.7 性能对比及分析 |
| 4.3 本章小结 |
| 第五章 总结与展望 |
| 5.1 本文总结 |
| 5.2 展望 |
| 参考文献 |
| 攻读硕士学位期间的学术活动及成果情况 |
（4）新型非易失性存储器检错纠错电路设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 课题的研究意义与背景 |
| 1.2 国内外研究现状与发展态势 |
| 1.2.1 新型存储器的开发情况概括 |
| 1.2.2 检错纠错电路的研究现状 |
| 1.3 论文的研究内容与结构安排 |
| 第二章 新型存储器与纠错电路概述 |
| 2.1 几种新型非易失性存储器的介绍 |
| 2.1.1 MRAM磁性存储器 |
| 2.1.2 FRAM铁电存储器 |
| 2.1.3 PRAM相变存储器 |
| 2.2 存储器对检错纠错电路的需求分析 |
| 2.3 检错纠错电路的原理及功能 |
| 2.3.1 纠错码原理介绍 |
| 2.3.2 线性分组码介绍 |
| 2.4 本章小结 |
| 第三章 几种用于存储器的检错纠错电路研究与设计 |
| 3.1 汉明码的研究与设计 |
| 3.1.1 纠检错原理与编解码算法 |
| 3.1.2 编解码模块设计 |
| 3.1.3 汉明码纠一检二的参数化模块设计 |
| 3.2 BCH码的研究与设计 |
| 3.2.1 纠检错原理与编解码算法 |
| 3.2.2 编解码模块设计 |
| 3.3 LDPC码的研究与学习 |
| 3.3.1 纠检错原理与编解码算法 |
| 3.4 本章小结 |
| 第四章 不同算法的检错纠错电路的验证与比较 |
| 4.1 对纠错电路的验证平台的搭建 |
| 4.1.1 验证系统方案 |
| 4.1.2 验证平台搭建 |
| 4.2 测试验证流程和结果分析 |
| 4.2.1 数据编码验证 |
| 4.2.2 数据解码验证 |
| 4.3 资源占用情况及性能分析 |
| 4.4 本章小结 |
| 第五章 基于汉明码的MRAM控制器的设计与实现 |
| 5.1 MRAM控制器设计 |
| 5.1.1 控制器架构设计 |
| 5.1.2 命令处理模块 |
| 5.1.3 数据处理模块 |
| 5.2 MRAM控制器中检错纠错电路的实现 |
| 5.2.1 汉明码检错纠错电路的设计 |
| 5.2.2 汉明码检错纠错电路的验证 |
| 5.2.3 检错纠错电路的逻辑综合与结果分析 |
| 5.2.4 利用检错纠错电路清理MRAM中的错误信息 |
| 5.3 本章小结 |
| 第六章 总结与展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（5）光通信中空间耦合码的设计与译码算法研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.2 国内外研究现状 |
| 1.2.1 光通信概述 |
| 1.2.2 光通信中的编码技术 |
| 1.2.3 空间耦合码的发展 |
| 1.3 论文的研究内容及行文安排 |
| 第二章 系统模型及纠错码基本原理 |
| 2.1 光通信系统模型 |
| 2.2 无线光通信的信道模型及调制技术 |
| 2.2.1 无线光通信的信道模型 |
| 2.2.2 无线光通信的调制方式 |
| 2.3 BCH码的基本原理 |
| 2.3.1 BCH码的编码原理 |
| 2.3.2 BCH码的译码算法 |
| 2.3.3 RS码介绍 |
| 2.4 LDPC码的基本原理 |
| 2.4.1 LDPC码的基本概念 |
| 2.4.2 LDPC码的译码算法 |
| 2.5 自正交码介绍 |
| 第三章 Staircase码及其软判决译码算法 |
| 3.1 Staircase码的基本原理 |
| 3.1.1 Braided分组码简介 |
| 3.1.2 Staircase码的编码过程 |
| 3.1.3 Staircase码与乘积码的比较 |
| 3.2 Staircase码的硬判决译码算法 |
| 3.2.1 迭代硬判决译码算法 |
| 3.2.2 结合软信息的硬判决译码算法 |
| 3.2.3 复杂度比较与仿真结果分析 |
| 3.3 Staircase码的软判决译码算法 |
| 3.3.1 迭代软判决译码算法 |
| 3.3.2 复杂度比较与仿真结果分析 |
| 3.3.3 自适应软判决译码算法 |
| 3.4 乘积码在突发删除信道上的性能 |
| 3.5 本章小结 |
| 第四章 空间耦合码在无线光通信系统中的性能 |
| 4.1 基于BMST的无线光通信系统 |
| 4.1.1 BMST的编码过程 |
| 4.1.2 BMST的译码算法 |
| 4.1.3 BMST在无线光通信系统中的性能 |
| 4.2 基于braided自正交码的无线光通信系统 |
| 4.2.1 Braided自正交码的编码过程 |
| 4.2.2 Braided自正交码的迭代双滑窗译码算法 |
| 4.2.3 Braided自正交码在无线光通信系统中的性能 |
| 4.3 本章小结 |
| 第五章 总结与展望 |
| 5.1 研究总结 |
| 5.2 研究展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（6）面向多模终端的通用译码器架构设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.3 本文研究成果 |
| 1.4 本文篇章结构 |
| 第二章 3GPP信道编码及译码 |
| 2.1 引言 |
| 2.2 Turbo码 |
| 2.2.1 编码 |
| 2.2.2 译码 |
| 2.3 LDPC码 |
| 2.3.1 编码 |
| 2.3.2 译码 |
| 2.4 极化码 |
| 2.4.1 编码 |
| 2.4.2 译码 |
| 2.5 本章小结 |
| 第三章 基于稀疏二分图的通用译码架构研究 |
| 3.1 引言 |
| 3.2 通用译码算法的总体考虑 |
| 3.3 基于稀疏二分图的极化码译码 |
| 3.3.1 极化码的类LDPC译码 |
| 3.3.2 LDPC-like BPL译码 |
| 3.4 Turbo码的类LDPC译码 |
| 3.5 基于稀疏二分图的通用译码架构 |
| 3.5.1 算法流程 |
| 3.5.2 顶层架构 |
| 3.6 仿真结果与分析 |
| 3.6.1 误码性能 |
| 3.6.2 译码时延 |
| 3.6.3 计算复杂度 |
| 3.7 本章小结 |
| 第四章 基于稀疏有环图的通用译码架构研究 |
| 4.1 引言 |
| 4.2 二分图短环分析 |
| 4.2.1 短环统计方法 |
| 4.2.2 极化码二分图短环分析 |
| 4.2.3 Turbo码二分图短环分析 |
| 4.3 消除短环的BP译码算法 |
| 4.3.1 现有方案的分析 |
| 4.3.2 扩展校验矩阵 |
| 4.3.3 LTE Turbo码4环分布分析 |
| 4.3.4 基于迭代的LTE Turbo码扩展校验矩阵消去4环算法 |
| 4.4 仿真结果与分析 |
| 4.4.1 误码性能 |
| 4.4.2 译码时延 |
| 4.4.3 计算复杂度 |
| 4.5 本章小结 |
| 第五章 总结与展望 |
| 5.1 工作总结 |
| 5.2 后续研究工作 |
| 参考文献 |
| 致谢 |
| 攻读硕士学位期间已发表或录用的论文 |
（7）无线遥测系统中TPC编译码研究与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 研究背景与意义 |
| 1.2 国内外研究概况 |
| 1.2.1 遥测系统研究概况 |
| 1.2.2 TPC研究概况 |
| 1.3 本文主要研究内容与基本结构 |
| 2 TPC编译码基础理论 |
| 2.1 遥测系统基本模型 |
| 2.2 TPC编码的基本原理 |
| 2.3 TPC硬判决译码 |
| 2.4 TPC软判决译码 |
| 2.4.1 Chase算法 |
| 2.4.2 SISO迭代译码算法 |
| 2.5 本章小结 |
| 3 TPC译码算法改进及性能仿真 |
| 3.1 ChaseⅡ译码算法的改进 |
| 3.1.1 欧式距离计算的改进 |
| 3.1.2 校验子计算的改进 |
| 3.1.3 最优码字求解的改进 |
| 3.1.4 确定不可靠位置的改进 |
| 3.2 TPC编译码建模与仿真 |
| 3.2.1 TPC编译码仿真模型 |
| 3.2.2 改进型译码算法的性能仿真 |
| 3.2.3 子码类型对译码性能的影响 |
| 3.2.4 码长对译码性能的影响 |
| 3.2.5 迭代次数对译码性能的影响 |
| 3.2.6 不可靠位数对译码性能的影响 |
| 3.2.7 量化位数对译码性能的影响 |
| 3.2.8 迭代因子对译码性能的影响 |
| 3.3 本章小结 |
| 4 TPC编译码的FPGA实现 |
| 4.1 FPGA简介及选型 |
| 4.2 FPGA实现的编译码参数设置 |
| 4.3 TPC编码器的实现 |
| 4.3.1 编码器总体设计方案 |
| 4.3.2 串口接收模块 |
| 4.3.3 RAM缓存模块 |
| 4.3.4 加扰成帧模块 |
| 4.3.5 输入FIFO缓存模块 |
| 4.3.6 二维编码模块 |
| 4.3.7 空帧填充模块 |
| 4.3.8 软件仿真结果对比 |
| 4.4 TPC译码器的实现 |
| 4.4.1 译码器总体设计方案 |
| 4.4.2 接收缓存模块 |
| 4.4.3 迭代译码模块 |
| 4.4.4 解扰模块 |
| 4.4.5 软件仿真结果对比 |
| 4.5 编译码硬件平台验证 |
| 4.5.1 硬件电路设计 |
| 4.5.2 硬件测试及结果分析 |
| 4.6 本章小结 |
| 5 总结与展望 |
| 5.1 总结 |
| 5.2 展望 |
| 致谢 |
| 参考文献 |
| 附录 攻读硕士学位期间发表的论文和出版着作情况 |
（8）基于深度神经网络的低密度奇偶校验码译码器研究与设计（论文提纲范文）
| 摘要 |
| Abstract |
| 缩略词表 |
| 1 绪论 |
| 1.1 背景及意义 |
| 1.2 国内外研究现状 |
| 1.2.1 信道编译码技术 |
| 1.2.2 神经网络技术 |
| 1.2.3 基于深度神经网络的信道编译码技术 |
| 1.3 本文所做的工作及章节安排 |
| 2 加性高斯白噪声信道下深度神经网络译码器设计 |
| 2.1 通信系统 |
| 2.2 全神经网络译码器 |
| 2.2.1 多层感知机译码器 |
| 2.2.2 一维卷积神经网络译码器 |
| 2.2.3 长短期记忆神经网络译码器 |
| 2.3 仿真与结果分析 |
| 2.3.1 深度神经网络译码器训练 |
| 2.3.2 译码器仿真结果与分析 |
| 2.4 本章小结 |
| 3 相关高斯信道下门控卷积神经网络译码器设计 |
| 3.1 系统建模 |
| 3.1.1 通信过程 |
| 3.1.2 噪声相关性建模 |
| 3.2 置信传播-门控卷积神经网络迭代译码器 |
| 3.2.1 传统置信传播译码算法 |
| 3.2.2 门控卷积神经网络噪声估计器设计 |
| 3.2.3 译码器级联结构 |
| 3.3 仿真与结果分析 |
| 3.4 本章小结 |
| 4 相关瑞利快衰落信道下双卷积神经网络译码器设计 |
| 4.1 系统建模 |
| 4.1.1 通信过程 |
| 4.1.2 信道环境和相关性建模 |
| 4.2 双卷积神经网络-置信传播级联译码器 |
| 4.2.1 译码器级联结构 |
| 4.2.2 双卷积神经网络估计器设计 |
| 4.3 仿真与结果分析 |
| 4.3.1 信道相关情况下的译码器性能分析 |
| 4.3.2 信道相关与噪声相关共存情况下性能分析 |
| 4.3.3 相关性对BP译码器的影响 |
| 4.4 本章小结 |
| 5 总结与展望 |
| 5.1 总结 |
| 5.2 展望 |
| 致谢 |
| 参考文献 |
| 附录 |
（9）校验级联极化码及其构造（论文提纲范文）
| 摘要 |
| Abstract |
| 缩略语表 |
| 1 绪论 |
| 1.1 信道编码理论的发展 |
| 1.2 极化码的研究现状与挑战 |
| 1.3 本文工作与组织结构 |
| 2 极化码简介 |
| 2.1 信道极化原理 |
| 2.2 比特信道的错误概率与极化码构造 |
| 2.3 极化码编码与最小码间距 |
| 2.4 极化码译码算法 |
| 2.5 本章小结 |
| 3 校验级联极化码 |
| 3.1 引言 |
| 3.2 校验级联极化码的结构 |
| 3.3 校验级联极化码的性质 |
| 3.4 校验级联极化码的简单构造方法 |
| 3.5 仿真结果与分析 |
| 3.6 本章小结 |
| 4 码字簇成对错误概率与校验级联极化码构造 |
| 4.1 引言 |
| 4.2 SCL译码性能分析 |
| 4.3 码字簇成对错误概率(CPEP) |
| 4.4 基于CPEP的校验级联极化码构造 |
| 4.5 仿真结果与分析 |
| 4.6 本章小结 |
| 5 重复级联极化码 |
| 5.1 引言 |
| 5.2 重复级联极化码的结构 |
| 5.3 重复级联极化码的构造 |
| 5.4 仿真结果与分析 |
| 5.5 本章小结 |
| 6 校验级联极化码的IR-HARQ传输方案 |
| 6.1 引言 |
| 6.2 校验级联极化码的IR-HARQ传输方案 |
| 6.3 极化码的非灾难性打孔模式 |
| 6.4 基于非灾难性打孔的传输方案构造方法 |
| 6.5 仿真结果与分析 |
| 6.6 本章小结 |
| 7 总结与展望 |
| 7.1 本文工作总结 |
| 7.2 未来工作展望 |
| 致谢 |
| 参考文献 |
| 附录1 攻读博士学位期间的主要成果 |
| 附录2 攻读博士学位期间参加的科研项目 |
（10）TPC编译码算法的研究与FPGA实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题的研究背景和意义 |
| 1.2 国内外发展及研究现状 |
| 1.2.1 信道编码的发展 |
| 1.2.2 TPC码的研究现状 |
| 1.3 本文的主要研究内容 |
| 第2章 TPC编码理论 |
| 2.1 信道编码理论基础 |
| 2.2 TPC的编码原理 |
| 2.2.1 TPC的编码结构 |
| 2.2.2 TPC的子码设计 |
| 2.3 二维TPC 纠错能力分析 |
| 2.4 本章小结 |
| 第3章 TPC的译码算法 |
| 3.1 译码理论基础 |
| 3.1.1 最佳接收原理 |
| 3.1.2 最大后验概率准则 |
| 3.2 TPC码的硬判决译码 |
| 3.3 TPC码的软判决译码 |
| 3.3.1 最大似然译码算法 |
| 3.3.2 Chase译码算法 |
| 3.4 TPC的迭代译码 |
| 3.4.1 迭代译码的软信息 |
| 3.4.2 迭代译码的结构 |
| 3.5 对Chase-II迭代译码算法的改进 |
| 3.5.1 对不可靠位设置的调整 |
| 3.5.2 对于外信息计算的简化 |
| 3.6 软解映射算法 |
| 3.7 本章小结 |
| 第4章 TPC的编译码性能仿真 |
| 4.1 仿真系统模型搭建 |
| 4.2 影响TPC译码性能的因素 |
| 4.2.1 码率码型对TPC译码性能的影响 |
| 4.2.2 迭代次数对TPC译码性能的影响 |
| 4.2.3 不可靠位对TPC译码性能的影响 |
| 4.2.4 量化位宽对TPC译码性能的影响 |
| 4.3 改进算法对TPC译码性能的影响 |
| 4.4 本章小结 |
| 第5章 TPC译码器FPGA实现与验证分析 |
| 5.1 译码器整体结构 |
| 5.2 解映射模块 |
| 5.3 帧头检测模块 |
| 5.4 迭代译码模块设计及时序分析 |
| 5.4.1 数据缓存模块 |
| 5.4.2 译码控制模块 |
| 5.4.3 不可靠位确定 |
| 5.4.4 对软信息的硬判决模块 |
| 5.4.5 测试序列生成模块 |
| 5.4.6 代数译码模块 |
| 5.4.7 判决码字生成 |
| 5.4.8 外信息计算模块 |
| 5.4.9 迭代控制模块 |
| 5.5 译码器的资源占用 |
| 5.6 FPGA功能仿真 |
| 5.6.1 仿真方案 |
| 5.6.2 结果分析 |
| 5.7 本章小结 |
| 第6章 系统硬件实现与测试 |
| 6.1 VPX平台架构 |
| 6.1.1 多通道解调子卡 |
| 6.1.2 多通道译码子卡 |
| 6.1.3 存储与显控子卡 |
| 6.2 PC机软件 |
| 6.3 实物测试 |
| 6.4 结果分析 |
| 6.5 本章小结 |
| 结论 |
| 致谢 |
| 参考文献 |
四、并行级联扩展汉明码的研究（论文参考文献）
- [1]S波段卫星测控系统TPC编译码器研究与FPGA实现[D]. 苑博. 燕山大学, 2021
- [2]基于深度学习的通信信号智能盲检测与识别技术研究[D]. 李润东. 电子科技大学, 2021(01)
- [3]基于QCA的汉明码通信电路设计[D]. 黄建洪. 合肥工业大学, 2021(02)
- [4]新型非易失性存储器检错纠错电路设计[D]. 旷嵩. 电子科技大学, 2021(01)
- [5]光通信中空间耦合码的设计与译码算法研究[D]. 窦欣. 西安电子科技大学, 2020(05)
- [6]面向多模终端的通用译码器架构设计[D]. 王钰炜. 上海交通大学, 2020(01)
- [7]无线遥测系统中TPC编译码研究与实现[D]. 田慧. 南京理工大学, 2019
- [8]基于深度神经网络的低密度奇偶校验码译码器研究与设计[D]. 赵熙唯. 南京理工大学, 2020(01)
- [9]校验级联极化码及其构造[D]. 王涛. 华中科技大学, 2019(01)
- [10]TPC编译码算法的研究与FPGA实现[D]. 翟璐奇. 成都理工大学, 2019(02)