一、用弹道电子显微术研究 Co-Ti-Si系统的退火温度对 CoSi_2/Si势垒不均匀性的影响(英文)（论文文献综述）
张宏群,徐彬彬,杨天琦[1]（2017）在《直流情况下基于瞬态热阻抗模型的MOV散热能力研究》文中认为利用瞬态热阻抗模型,设计实验研究MOV芯片通过直流电时散热能力的变化特征,结果表明,在通过直流电时,MOV芯片的内部晶体势垒高度并不是直接下降的,存在一个"转折温度",这个温度是势垒高度改变的转折点,低于此温度,势垒高度上升,高于此温度,才是单调下降的。根据此原理,可用直流电对MOV芯片进行合适时间的"预老化",以增强其初始散热能力。
王光伟[2]（2014）在《肖特基接触的机理及不均匀性研究》文中研究指明对一般情况下肖特基接触的机理和肖特基势垒高度的影响因素做了系统分析,研究了肖特基接触特性的不均匀性及其原因,指出多晶界面势垒高度比同种材料的要低。通过实验,研究了金属/n-poly-Si0.83Ge0.17肖特基结的I-V-T特性,得到了势垒高度及影响因子与测试温度和外加偏压的依赖关系。研究发现:随着测试温度升高,表观理想因子变小,肖特基势垒高度变大;外加偏压增大,表观势垒高度和理想因子均变大。基于肖特基接触的不均匀性进行建模,得到了退火样品的表观势垒高度和理想因子近似为线性负相关的结论。
黄巍[3]（2007）在《低接触势垒ErSi2-x和YSi2-x薄膜的制备及特性研究》文中研究指明随着集成电路器件尺寸的持续缩小,与Si超低接触电阻率的要求以及新型源漏结构器件的出现,迫切需要降低金属硅化物的接触势垒。因此能与n型Si形成低接触势垒的稀土金属硅化物(如ErSi2-x、YSi2-x等)日益引起研究者的关注。但是,薄膜的氧化问题及表面形貌缺陷问题阻碍了稀土金属硅化物在大规模生产工艺中的应用。本论文以ErSi2-x和YSi2-x为主要研究对象,利用蒸发、溅射和快速热退火等常规工艺手段和一系列物相、形貌、电学表征方法对上述两个问题进行了深入的研究,取得了以下主要结果:1.YSi2-x薄膜的生长及性质表征Y/Si（100）在500℃至950℃快速热退火条件下,可生成非常稳定且具有较低薄层电阻的YSi2-x薄膜,但存在氧化问题。硅化物形成的同时伴随着针孔的出现,其形状为方形或者长方形,尺寸在微米量级。YSi2-x/p-Si（100）接触势垒高度随退火温度变化不大,在0.633 eV至0.686 eV之间。I-V-T测试表明,YSi2-x/n-Si（100）接触的Schottky势垒存在微观不均匀性,该不均匀性可用高斯分布模型描述。500℃、600℃和900℃退火样品的平均势垒高度分别为0.460 eV、0.376eV和0.324 eV,而700℃和800℃退火形成的YSi2-x/n-Si（100）二极管样品在低温时仍表现出“欧姆”特性（整流比较低,约为几十）。2.ErSi2-x薄膜的生长及性质表征Er/Si（100）在500℃至1000℃退火条件下,也可生成非常稳定且薄层电阻较低的ErSi2-x薄膜。分析表明,Er/Si（100）样品退火时的固相反应可以看作界面硅化反应与表面氧化反应的相互竞争过程。针孔现象在ErSi2-x薄膜中同样存在,然而对于很薄的ErSi2-x薄膜,则可能形成金字塔形缺陷结构。当金属Er层比较厚的时候,退火形成的ErSi2-x/p-Si（100）接触受到氧化的影响较小,测得的接触势垒高度在0.783 eV至0.805 eV之间,且随退火温度变化不大。但对很薄的样品,氧化很容易造成接触特性的退化和破坏。I-V-T测试表明,ErSi2-x/n-Si（100）接触的Schottky势垒也存在着微观不均匀性,该不均匀性也可用高斯分布模型描述,不同退火温度样品的平均势垒高度在0.343～0.427 eV之间,而700℃、800℃和900℃退火样品的势垒不均匀性相对较大,因此这三个退火温度的二极管样品在低温时仍呈现“欧姆”特性。3.利用W覆盖层制备ErSi2-x薄膜及其性质表征将W覆盖层技术应用于自对准ErSi2-x工艺,并用该方法成功地制备了自对准的ErSi2-x/p-Si（100）二极管样品。实验表明,W覆盖层不仅能有效防止薄膜出现金字塔形缺陷,获得平整的ErSi2-x薄膜,而且对抑制ErSi2-x薄膜氧化、改善ErSi2-x/p-Si（100）的接触特性也有促进作用。4.Er中间层对Ni/Si（100）固相反应、NiSi/Si（100）接触特性的影响对Ni/Er/Si（100）三元体系的研究发现,很薄中间层Er的加入,会提高NiSi形成温度,并抑制Ni2Si等富Ni硅化物相的出现,在700℃及以上温度退火所形成的NiSi2则有明显的（100）择优生长晶向。然而,退火之后发现Er大部分偏析到NiSi薄膜表层,因此Er的掺入并不能有效地调制NiSi/n-Si（100）的Schottky势垒高度。5.掺Pt对Si（100）上生长的NiSi薄膜应力影响研究原位应力测试表明,Si（100）衬底上生长的纯NiSi薄膜和纯PtSi薄膜的室温应力主要是热应力,且分别为775MPa和1.31GPa,而对于Ni1-xPtxSi合金硅化物薄膜,室温应力则随着Pt含量的增加而逐渐增大,造成应力增大的主要原因是Pt的加入提高了薄膜的应力弛豫温度。
蒋玉龙[4]（2005）在《用于亚0.1μmCMOS器件技术中的镍硅化物研究》文中进行了进一步梳理随着CMOS集成电路制造技术持续向亚0.1μm工艺推进,与之相应的自对准硅化物（SALICIDE）材料和工艺也在不断发展创新。由于窄线条效应限制,在0.25/0.18μm技术代SALICIDE工艺使用CoSi2取代TiSi2。与NiSi相比,最近的研究表明,当线条物理宽度小于40nm时,CoSi2在多晶硅上的薄层电阻陡然升高。因此,NiSi被广泛看作是研究发展新一代SALICIDE工艺的优选材料。 由于NiSi形成温度低,硅化反应过程中Ni始终是主导扩散粒子,因此早期研究都认为只要使用单步快速热处理工艺（RTP）即可。但近期实验表明,使用单步RTP的NiSi SALICIDE工艺导致在器件有源区边缘出现过度硅化,严重破坏器件电学特性。已有研究表明,使用两步RTP形成NiSi可以抑制过度硅化反应,但这种NiSi SALICIDE工艺尚有许多材料和工艺问题有待研究。本论文系统研究在较低温度范围内Ni/Si固相反应规律和两步RTP NiSi SALICIDE工艺的有关技术。论文主要内容及结果归纳为以下四个部分: 1.论文系统研究了超薄Ni膜在重掺杂n+/p和p+/n浅结型硅衬底上、低温范围内Ni/Si固相反应规律,分析了硅化镍薄膜的组分、结构和特性的变化及其原因。 - 实验从实际生产的角度证实在两种掺杂衬底上都存在第一步退火和第二步退火的工艺窗口。 - 实验发现,经过第一步低温退火,同样厚度的Ni膜硅化反应后在p+/n-Si衬底上的薄层电阻值比n+/p-Si衬底上大很多。测试分析表明,两种衬底上形成的硅化物晶粒尺寸大小不同是造成这种差别的主要原因。 - 实验发现,在重掺杂衬底上Ni/Si反应导致杂质（As、B）显着再分布:在硅化物/Si的界面处形成一个杂质富集峰;在硅化物薄膜表面以下数纳米的地方存在另一个杂质富集峰。研究认为,Ni/Si固相反应过程中的Kirkendall空洞效应（kirkendall voiding effect）是造成近硅化物表面杂质富集峰的原因。 - 根据Kirkendall空洞层在薄膜中的位置,研究发现Ni/Si反应中尽管Ni原子是主导扩散粒子,但Si原子也会向Ni膜中扩散参与反应。 2.为深入了解和更好控制第一步低温退火下的Ni/Si反应,论文系统研究了Ni2Si薄膜形成动力学。 - 论文建立了Ni/Si固相反应形成Ni2Si薄膜的反应动力学模型,即线性—抛物线型薄膜生长模型。 - 实验发现,Ni2Si薄膜在n+/p-Si衬底上比p+/n-Si衬底上更加稳定。
竺士炀,屈新萍,茹国平,李炳宗[5]（2002）在《用弹道电子显微术研究 Co-Ti-Si系统的退火温度对 CoSi2/Si势垒不均匀性的影响（英文）》文中提出通过在硅 （10 0 ）衬底上淀积的 Co（3nm ） /Ti（1nm ）双金属层在不同退火温度下的固相反应 ,在硅衬底上制备了超薄外延 Co Si2 薄膜 .在低温下 ,用弹道电子显微术 （BEEM）及其谱线 （BEES）测量了 Co Si2 /Si接触的局域肖特基势垒高度 .对于 80 0℃退火的 Co Si2 /Si接触 ,势垒高度的空间分布基本符合高斯分布 ,其峰值在 5 99me V,标准偏差为 2 1me V.而对于 70 0℃退火样品 ,势垒高度分布很不均匀 ,局域的势垒高度值分布在 15 2 me V到 870 m e V之间 ,这可归因于 Co Si2 薄膜本身的不均匀性
屈新萍,茹国平,徐蓓蕾,李炳宗[6]（2000）在《超薄外延CoSi2/n-Si的肖特基势垒接触特性》文中提出研究了超薄 （～ 1 0 nm） Co Si2 /Si的肖特基势垒接触特性 .Co（ 3— 4nm） /Ti（ 1 nm）双层金属通过快速热退火在 Si（ 1 0 0 ）衬底上形成超薄 Co Si2 薄膜 .X射线衍射测试表明该薄膜具有较好的外延特性 .用 I- V、C- V方法在 82— 332 K温度范围内测试了 Co Si2 /Si的肖特基势垒特性 .用弹道电子发射显微术直接测量了微区肖特基势垒高度 .测试表明 ,用 Co/Ti/Si方法形成的超薄Co Si2 /Si接触在室温时具有优良的肖特基势垒特性 ,I- V方法测得的势垒高度为 0 .59e V,其理想因子为 1 .0 1 ;在低温时 ,I- V方法测得的势垒高度随温度降低而降低 ,理想因子则升高 .采用肖特基势垒不均匀性理论 ,并假设势垒高度呈高斯分布 ,实验数据和理论吻合较好
二、用弹道电子显微术研究 Co-Ti-Si系统的退火温度对 CoSi_2/Si势垒不均匀性的影响(英文)（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、用弹道电子显微术研究 Co-Ti-Si系统的退火温度对 CoSi_2/Si势垒不均匀性的影响(英文)（论文提纲范文）
（1）直流情况下基于瞬态热阻抗模型的MOV散热能力研究（论文提纲范文）
| 0 引言 |
| 1 瞬态热阻抗模型与实验设计 |
| 2 MOV热熔穿实验 |
| 3 结果分析 |
（2）肖特基接触的机理及不均匀性研究（论文提纲范文）
| 1 引言 |
| 2 肖特基接触概述 |
| 3 肖特基接触的不均匀性 |
| 3.1 实验 |
| 3.2 Co/n-poly-Si Ge肖特基结的I-V-T特性 |
| 3.3 外加偏压的影响 |
| 3.4 结果与讨论 |
| 4 结论 |
（3）低接触势垒ErSi2-x和YSi2-x薄膜的制备及特性研究（论文提纲范文）
| 中文摘要 |
| 英文摘要 |
| 第一章 绪论 |
| 1.1 半导体集成电路和硅化物 |
| 1.2 稀土金属硅化物 |
| 1.2.1 RE硅化物的晶体结构和在Si衬底上的外延生长 |
| 1.2.2 RE硅化物的制备和生长中的氧化及形貌问题 |
| 1.2.3 RE硅化物的电学特性;电阻率与Schottky势垒 |
| 1.3 RE硅化物与Schottky源/漏MOSFET |
| 第二章 实验方法与理论模型 |
| 2.1 样品制备手段 |
| 2.2 样品表征方法 |
| 2.2.1 薄层电阻和四探针 |
| 2.2.2 X射线衍射术 |
| 2.2.3 扫描电子显微镜和原子力显微镜 |
| 2.2.4 俄歇电子能谱仪和二次离子质谱仪 |
| 2.2.5 电流-电压特性测试及分析模型 |
| 第三章 YSi_(2-x)薄膜的生长及性质表征 |
| 3.1 引言 |
| 3.2 样品的制备与测试 |
| 3.3 YSi_(2-x)薄膜的薄层电阻与物相分析 |
| 3.4 YSi_(2-x)薄膜的表面形貌 |
| 3.5 YSi_(2-x)/Si(100)接触特性 |
| 3.6 本章小结 |
| 第四章 ErSi_(2-x)薄膜的生长及性质表征 |
| 4.1 引言 |
| 4.2 样品的制备与测试 |
| 4.3 ErSi_(2-x)薄膜的薄层电阻与物相分析 |
| 4.4 ErSi_(2-x)薄膜的表面形貌 |
| 4.5 ErSi_(2-x)/Si(100)接触特性 |
| 4.6 本章小结 |
| 第五章 利用W覆盖层制备ErSi_(2-x)薄膜及其性质表征 |
| 5.1 引言 |
| 5.2 样品的制备与测试 |
| 5.3 退火条件下W和WSi_2薄膜的性质 |
| 5.4 W覆盖层自对准ErSi_(2-x)工艺技术 |
| 5.5 W覆盖层自对准ErSi_(2-x)薄膜性质表征 |
| 5.6 本章小结 |
| 第六章 Er中间层对Ni/Si(100)固相反应、NiSi/Si(100)接触特性的影响 |
| 6.1 引言 |
| 6.2 样品的制备与测试 |
| 6.3 Er中间层对Ni/Si(100)固相反应的影响 |
| 6.4 Er中间层对NiSi/Si(100)接触特性的影响 |
| 6.5 本章小结 |
| 第七章 掺Pt对Si(100)上生长的NiSi薄膜应力影响研究 |
| 7.1 引言 |
| 7.2 硅化物薄膜的应力与测试方法 |
| 7.3 样品的制备与测试 |
| 7.4 Ni_xPt_(1-x)Si薄膜的薄层电阻 |
| 7.5 Ni_xPt_(1-x)Si薄膜的应力 |
| 7.6 对薄膜热应力的进一步讨论 |
| 7.7 本章小结 |
| 第八章 总结 |
| 参考文献 |
| 博士期间发表论文目录 |
| 致谢 |
（4）用于亚0.1μmCMOS器件技术中的镍硅化物研究（论文提纲范文）
| 中文摘要 |
| 英文摘要 |
| 第一章 绪论 |
| §1.1 引言 |
| §1.2 硅化物工艺的发展历史 |
| §1.3 SALICIDE工艺常用硅化物特性介绍 |
| §1.3.1 TiSi_2 |
| §1.3.2 CoSi_2 |
| §1.4 NiSi工艺和本论文研究内容 |
| 第二章 超薄Ni膜硅化反应基本特性研究 |
| §2.1 引言 |
| §2.2 样品制备简介 |
| §2.3 超薄Ni膜硅化反应基本特性研究 |
| §2.3.1 薄层电阻与RTP处理温度的关系 |
| §2.3.2 生成硅化物的物相分析 |
| §2.3.3 生成物薄膜的SIMS元素深度分布分析 |
| §2.3.4 生成物薄膜的透射电镜分析分析 |
| §2.4 讨论 |
| §2.5 本章小结 |
| 第三章 形成Ni_2Si薄膜的反应动力学研究 |
| §3.1 引言 |
| §3.2 Ni／Si反应形成Ni_2Si动力学模型的建立 |
| §3.3 Ni_2Si薄膜样品制备工艺简介 |
| §3.4 Ni_2Si薄膜形成激活能数据的获得 |
| §3.5 激活能应用实例和讨论 |
| §3.6 本章小结 |
| 第四章 基于NiSi／Si肖特基接触特性的Ni／Si反应研究 |
| §4.1 引言 |
| §4.2 肖特基势垒分布不均匀性的背景知识 |
| §4.2.1 弹道电子发射显微术用于研究势垒分布不均匀性 |
| §4.2.2 I-V-T方法用于研究势垒分布不均匀性 |
| §4.3 NiSi／Si肖特基接触样品制备工艺 |
| §4.4 不同退火工艺形成的NiSi／Si肖特基面接触特性 |
| §4.5 退火升温速率对NiSi／Si面接触特性的影响 |
| §4.6 本章小结 |
| 第五章 非晶化注入技术在NiSi SALICIDE工艺中应用初步研究及NiSi SALICIDE工艺展望 |
| §5.1 引言 |
| §5.2 样品制备工艺简介 |
| §5.3 PJA处理对硅化反应影响的初步研究 |
| §5.4 NiSi SALICIDE工艺展望 |
| §5.5 本章小结 |
| 第六章 总结 |
| 参考文献 |
| 致谢 |
| 攻读博士学位期间研究论文目录 |
| 作者简历 |
（5）用弹道电子显微术研究 Co-Ti-Si系统的退火温度对 CoSi2/Si势垒不均匀性的影响（英文）（论文提纲范文）
| 1 Introduction |
| 2 Experiment |
| 3 Results and discussion |
| 4 Conclusion |
四、用弹道电子显微术研究 Co-Ti-Si系统的退火温度对 CoSi_2/Si势垒不均匀性的影响(英文)（论文参考文献）
- [1]直流情况下基于瞬态热阻抗模型的MOV散热能力研究[J]. 张宏群,徐彬彬,杨天琦. 电瓷避雷器, 2017(03)
- [2]肖特基接触的机理及不均匀性研究[J]. 王光伟. 微电子学, 2014(04)
- [3]低接触势垒ErSi2-x和YSi2-x薄膜的制备及特性研究[D]. 黄巍. 复旦大学, 2007(07)
- [4]用于亚0.1μmCMOS器件技术中的镍硅化物研究[D]. 蒋玉龙. 复旦大学, 2005(07)
- [5]用弹道电子显微术研究 Co-Ti-Si系统的退火温度对 CoSi2/Si势垒不均匀性的影响（英文）[J]. 竺士炀,屈新萍,茹国平,李炳宗. 半导体学报, 2002(01)
- [6]超薄外延CoSi2/n-Si的肖特基势垒接触特性[J]. 屈新萍,茹国平,徐蓓蕾,李炳宗. 半导体学报, 2000(05)